三星反超台积电，率先使用3nm工艺，台积电此前宣布在今年下半年量产3nm工艺。这意味着，三星首次在先进工艺层面反超台积电。三星反超台积电，率先使用3nm工艺。
三星反超台积电，率先使用3nm工艺1
作为全球半导体技术的领导者，三星电子刚刚宣布，其已开始用 3nm 工艺节点来制造 GAA 环栅晶体管芯片。可知与 5nm 工艺相比，优化后的 3nm 工艺可在收缩 16% 面积的同时，降低 45% 的功耗并提升 23% 的性能。
据悉，为突破鳍式场效应晶体管（FinFET）的性能限制，三星选择了多桥通道 FET（简称 MBCEFT）技术来制造首批 GAA 晶体管芯片。通过下调电压水平来提升能源效率，同时增加驱动电流以提升性能。
目前三星正在努力推动 3nm GAA 晶体管和相关半导体芯片在高性能、低功耗计算领域的采用，并且计划将相关优势推广到移动处理器。
三星电子总裁兼代工业务负责人 Siyoung Choi 博士称：
与使用更窄通道的纳米线 GAA 方案相比，三星专有技术选择了更宽的通道。该公司有能力调节 3nm GAA 纳米片的通道宽度，结合优化的功耗与性能表现，以满足客户的各种需求。
此外 GAA 的设计灵活性，对于设计技术的协同优化（DTCP）也非常有利 —— 有助于增强功耗、性能和面积（PPA）等方面的优势。
与 5nm 公司相比，三星电子初代 3nm GAA 工艺可较 5nm 降低多达 45% 的功耗，同时提升 23% 的性能和减少 16% 的面积占用。
展望未来，三星第二代 3nm 工艺更是可以将功耗降低多达 50%，同时提升 30% 的性能和减少 35% 的面积占用。
最后，随着制程节点不断缩小、以及各行业客户对于芯片性能需求的日渐提升，IC 设计人员也面临着处理大量数据、以验证具有更多功能和紧密扩展的复杂产品的挑战。
为满足这些需求，三星也在努力提供更稳定的设计环境，以帮助减少设计、验证和签核过程所需的时间，同时提升产品的可靠性。
自 2021 年 3 季度以来，三星电子携手包括 Ansys、Cadence、Siemens 和 Synopsys 在内的先进代工生态系统（简称 SAFE）合作伙伴做了广泛而充分的准备，以带来经过验证的设计基础设施，进而帮助客户在更短的时间内完善其产品。
三星反超台积电，率先使用3nm工艺2
据韩国媒体报道，三星电子今日正式投产GAA架构的3nm工艺芯片制造，为赶超台积电奠定基础。报道称，GAA架构优于当前广泛使用的FinFET架构。
台积电此前宣布在今年下半年量产3nm工艺。这意味着，三星首次在先进工艺层面反超台积电。此外，英特尔预计在明年下半年量产3nm工艺芯片。
这一工厂投产也打破了业界的大量猜疑。此前台湾业界就认为，三星可能因为3nm良率过低，而不得不延后量产。
客观来说，这一猜疑具有历史基础。三星一直努力追赶台积电的先进工艺，但步伐太大，良率时不时成为隐患。在晶圆代工市场，三星也大幅落后于台积电的份额。
对于三星的突破性进展，台积电表示不予评论。据称，台积电基于FinFET架构的.3nm工艺将进入量产阶段，并搭配FINLEX架构。此外，2nm工艺预计在2025年量产。
数据显示，三星芯片制造60%产能供给集团旗下公司。预计本次3nm产能也不例外，将优先三星集团使用。
三星反超台积电，率先使用3nm工艺3
据韩国媒体BusinessKorea报道称，三星将于明日6月30日宣布正式量产3nm GAA制程。
TheElec则援引消息人士的话透露称，已有客户向三星订购3nnm晶圆代工，第一个客户是大陆虚拟货币挖矿机芯片厂上海磐矽半导体技术有限公司；此外，三星的大客户高通也下单生产3nm芯片，但会视情况投片。
资料显示，上海磐矽半导体技术有限公司成立于2016年3月，注册资本4500万元人民币，经营范围包括：从事电子元器件的研发、销售，集成电路的研发、销售，芯片的设计、研发、销售以及系统集成，从事计算机科技、智能科技、网络科技领域内的技术开发、技术服务、技术咨询、技术转让，计算机软硬件、计算机系统集成的研发、销售，从事货物与技术的进出口业务。
不过，芯智讯并未找到更多的相关资料，该公司官网也仅有一个展示页面，称公司总部位于上海，是一家设计能力为28nm、16nm和10nm ASIC的高科技初创公司，专注于数字虚拟货币和Al应用的ASIC设计。企查查上显示的企业参保人数也仅有 3 人。
在晶圆代工市场，三星一直力图在先进制程的量产进度上超越台积电。去年10月，三星就宣布将抢先台积电在今年上半年量产3nm工艺。同时，为了在技术上也能够超越台积电，三星也率先将全新的GAA（Gate-all-around，环绕栅极）架构引入到了3nm工艺当中。相比之下，台积电的3nm工艺仍延续了此前的FinFET（鳍式场效应晶体管）架构，而量产时间则是在今年下半年。
根据三星此前透露的数据显示，采用GAA晶体管技术的 3nm 制程工艺，与目前FinFET架构的5nm相比，性能将提升 30%，能耗降可低 50%，逻辑面积效率提升超过45%。
不过，今年2月，三星的4nm、3nm先进制程工艺被曝“良率造假”。随后，根据韩国媒体Business Post今年4月的爆料显示，当时今年年初三星4nm工艺良率仅35%，相比之下，台积电4nm制程良率则高达约70%，这也使得高通将改良版的骁龙8＋ 交给了台积电4nm代工。而3nm GAA 架构制程的良率今年年初时仅10%~20%。
三星随后驳斥了这种说法，表示良率问题并不存在，量产时间也会照计划进行。
本月，韩国知名芯片分析师、HMC 投资证券公司研究中心主管Greg Roh 接受采访时表示，三星3nm制程良率提升速度远高于市场预期，新增客户速度相当快。
若三星明日抢先宣布 3nm 制程制程工艺的量产的话，那么则意味着三星可能已经解决了良率问题，抢先台积电量产3nm制程。另外，根据三星的计划，继3nm GAA工艺量产之后，还将在2023年推出第二代 3nm GAA制程工艺，并在 2025 年量产2nm GAA制程工艺。
